大模型引領的AIGC是第四次工業(yè)革命的起點，具備從底層改變各行業(yè)規(guī)則的能力。2023年成為AI大模型元年，大模型的預訓練和生成能力以及多模態(tài)多場景應用能力大幅提升。其中，算力芯片作為最重要的生產力工具，已成為全球科技競爭的焦點。
美國近年來頻繁出臺針對中國半導體行業(yè)的制裁政策，試圖遏制中國在芯片領域的崛起。然而，這一系列制裁不僅未能阻擋中國半導體產業(yè)的發(fā)展，反而激發(fā)了中國在芯片技術自主創(chuàng)新方面的決心和動力。在這一背景下，先進封裝技術作為一種能夠有效提升芯片性能的手段，逐漸成為國產AI芯片實現(xiàn)彎道超車的關鍵突破口。
01 后摩爾時代，先進封裝大勢所趨
半導體封裝的主要目的是電氣連接和保護芯片。先進封裝技術與傳統(tǒng)封裝技術主要以是否采用焊線來區(qū)分。傳統(tǒng)封裝一般利用引線框架作為載體，采用引線鍵合互連的形式進行封裝。而先進封裝引腳以面陣列引出，采用倒裝等鍵合互連的方式來實現(xiàn)電氣連接，并發(fā)展出多種封裝技術。
封裝技術的不同直接影響芯片的性能、功耗和體積。因此，封裝在決定電子設備整體功能中起著重要作用。隨著對更小、更快、更高性能芯片需求的增長，先進的封裝技術變得尤為重要。
“后摩爾時代”，隨著集成電路工藝制程的越發(fā)先進，對技術端和成本端均提出了巨大挑戰(zhàn)，先進封裝快速發(fā)展。
先進封裝根據(jù)不同需求延伸出不同方案，契合不同場景特點，包含倒裝封裝、晶圓級封裝、系統(tǒng)級封裝、2.5D/3D封裝等，主要通過平面與空間上的革新實現(xiàn)連接的密集化、堆疊的多樣化和功能的系統(tǒng)化。隨著新技術演進，以2.5D/3D為代表的先進封裝工藝已深入高性能AI芯片生產。
2.5D/3D先進封裝工藝中，包含Bump（凸塊）、RDL（重布線）、Interposer（中介層）和 TSV（硅通孔）等關鍵要素，均涉及具有前道工藝特點的工藝流程，與傳統(tǒng)封裝相比，具有更高的技術門檻和進入壁壘。因此，進入先進封裝時代后，全球封測競爭格局發(fā)生變化，先進封裝市場不再只有封測玩家，晶圓廠也參與其中并發(fā)展迅速。
以臺積電為例，3D Fabric是臺積電旗下的先進封裝技術品牌，涵蓋了多種2.5D和3D封裝技術。其中，CoWoS平臺將先進邏輯及高帶寬存儲器HBM整合，在人工智能、機器學習及數(shù)據(jù)中心中廣泛應用。
CoWoS（Chip On Wafer On Substrate）技術是臺積電在2.5D封裝上的重要技術平臺。CoWoS由CoW和oS組合而來：借助微凸塊(μBumps)技術先將芯片通過Chip on Wafer（CoW）的封裝制程連接至硅晶圓（Si interposer），再把CoW芯片與基板（Substrate）連接，整合成CoWoS。
其中硅中階層先由TSV技術形成聯(lián)通上下的通孔，再使用RDL形成高密度布線，因此信號可以經由硅中階層高速傳輸。CoWoS非常適合需要大量并行技術、處理大量數(shù)據(jù)向量以及需要高內存帶寬的應用場景。
特朗CoWoS封裝結構示意圖
資料來源：臺積電官網
臺積電CoWoS技術為2.5D封裝中的領先技術，相關技術方案也成為行業(yè)內學習的主要方向。三星和英特爾也將先進封裝技術作為發(fā)展重點，都已完成2.5D/3D封裝部署。三星I-Cube作為異質整合技術，I-Cube可將一個或多個邏輯芯片（如CPU、GPU等）和多個存儲芯片（如HBM）整合連接在中介層頂部。英特爾在2.5D封裝中引入EMIB（Embedded Multi-Die Inter connect Bridge）技術，其結構上看，沒有引入額外的硅中介層，而是只在兩枚裸片邊緣連接處加入了一條硅橋接層（Silicon Bridge），并重新定制化裸片邊緣的I/O引腳以配合橋接標準。
盡管如此，CoWoS當前仍為AI算力芯片最主流的封裝方案，英偉達、博通、Marvell、谷歌、亞馬遜、AMD等均廣泛采用CoWoS技術，其中英偉達需求占比過半。Trend Force預計臺積電2024年CoWoS總產能增長150%，2025年年底達到月產能近4萬片，2026年預計達到9-11萬片/月。
根據(jù)Yole預測，先進封裝在整體封裝行業(yè)中的占比將從2022年的47%提升至2028年的58%；預計到2029年，先進封裝市場規(guī)模將提升至695億美元，2023-2029年CAGR超10%。其中，AI算力需求拉動2.5D/3D封裝高增，預計到2029年，市場規(guī)模將達276億美元，是先進封裝中市場規(guī)模最大、增速最快的市場。
02 先進封裝：國產AI芯片破局點
自2018年中美貿易戰(zhàn)爆發(fā)以來，美國對中國的芯片技術封鎖逐步從單一企業(yè)打擊演變?yōu)槿a業(yè)鏈壓制。
2020年12月，美國將中芯國際列入“實體清單”，限制中芯國際14nm及以下制程的擴產，國產先進制程代工受限。
2022年10月，美國發(fā)布《先進計算與半導體制造出口管制新規(guī)》，從先進半導體設備封鎖、英偉達高端算力芯片斷供、人才流動阻斷，進行“三位一體”的技術限制，對中國半導體產業(yè)造成結構性沖擊，而這種沖擊不斷升級。
2024年11月，臺積電迫于美國的壓力，擬對中國大陸停供7nm及更先進制程芯片，滿足以下條件之一的AI芯片供應將受影響，（1）芯片面積在300mm2及以上；（2）使用了高帶寬存儲HBM或2.5D封裝CoWoS工藝；（3）晶體管數(shù)大于300億個。此政策旨在進一步從上游芯片代工和封裝環(huán)節(jié)遏制國產AI芯片的生產制造環(huán)節(jié)。
2025年1月15日，美國商務部工業(yè)與安全局（BIS）宣布修訂出口管理法規(guī)（EAR），要求提供與高級計算集成電路相關的更多盡職調查程序。一款芯片如果其采用了16/14nm節(jié)點及以下先進制程，并且其最終封裝內包含有300億個或更多的晶體管，將會受到限制，相關的前端芯片制造商和OSAT公司將被禁止對華出口此類芯片。
到2027年，晶體管數(shù)量將擴大至350億個以內；到2029年或之后，則進一步擴大至400億個以內。臺積電亦宣布自2025年1月31日起，如果16/14nm及以下制程的相關產品，若不在美國BIS白名單中的“approved OSAT”進行封裝，且臺積電沒有收到該封裝廠的認證簽署副本，這些產品將被暫停發(fā)貨。
這一系列的制裁政策使得中國企業(yè)獲取和制造高端AI芯片的難度大幅增加，但同時也促使中國加快自主研發(fā)和國產替代的進程，而先進封裝有望成為技術破局點：
(1) 突破制程限制
高端光刻機受限導致國內代工廠在先進制程芯片制造上面臨技術瓶頸。基于先進封裝的多芯粒集成技術可以提升芯片性能，突破美國先進制程的封鎖。通常意義上，單位面積晶體管數(shù)量越多，芯片性能越強。先進封裝技術可以通過集成工藝，將多個小芯片集成在一起，幫助芯片跨越1至2個制程工藝節(jié)點，提升整體系統(tǒng)性能；
(2) 異構計算優(yōu)化
先進封裝還可將不同工藝節(jié)點的計算模塊，如邏輯芯片、存儲單元、模擬電路等進行系統(tǒng)級封裝，實現(xiàn)能效比的顯著提升；
(3) 互聯(lián)瓶頸突破
采用硅基中介層或混合鍵合技術，將芯片間互聯(lián)帶寬提升1-2個數(shù)量級，緩解“內存墻”對算力的制約。
這些技術路徑的組合應用，可使國產AI芯片在前道工藝制程受限的情況下，將芯片性能的競賽從單一制程指標轉向“架構創(chuàng)新+異構集成+系統(tǒng)優(yōu)化”的多維比拼，國產AI芯片有機會依托龐大的市場應用場景和快速迭代的工程能力，大幅縮小技術代差，打破技術瓶頸。
03 國產先進封裝行業(yè)的發(fā)展現(xiàn)狀與前景
近年來，中國在先進封裝技術上取得了顯著進展，國內封測龍頭企業(yè)紛紛布局。長電科技面向Chiplet異構集成應用推出XDFOI高密度扇出型封裝方案。通富微電推出融合了2.5D、3D、MCM-Chiplet等技術的先進封裝平臺VISionS。華天科技擁有3D Matrix平臺，以Fan-out封裝技術為基礎，具備一定的TSV能力，主要應用于5G通信、醫(yī)療、物聯(lián)網等領域。
此外，國內市場中也涌現(xiàn)出一批成長型企業(yè)，積極布局先進封裝領域，但在2.5D/3D等高端先進封裝領域仍是藍海市場，新進入者存在發(fā)展機遇。
同時，產業(yè)鏈也對高端先進封測環(huán)節(jié)提出了更高的要求。
首先，先進封裝廠需要設計服務能力的深度構建。隨著異構集成和系統(tǒng)級封裝技術的普及，封裝設計與芯片前端設計的協(xié)同性成為關鍵。具備EDA工具自主開發(fā)能力、多物理場仿真平臺以及系統(tǒng)架構優(yōu)化經驗的封裝廠，能夠從產品定義階段介入，提供信號完整性分析、熱力學模擬、功耗優(yōu)化等定制化設計服務。
例如，針對帶有HBM高帶寬存儲芯片的2.5D封裝，需通過硅中介層布線優(yōu)化實現(xiàn)高密度互連設計；而在Chiplet異構集成中，則需通過先進封裝設計解決不同工藝節(jié)點的裸芯互連與電磁兼容問題。這種“設計-工藝協(xié)同優(yōu)化"能力使封裝廠從代工服務商升級為系統(tǒng)級解決方案提供者。
其次，未來國內晶圓制程將形成中國路線與中國節(jié)點，這就要求封裝廠能夠充分理解并銜接前道晶圓廠工藝，針對前道遺留下來的力學、散熱等關鍵問題進行針對性的優(yōu)化，以便在材料選擇、工藝窗口設定以及缺陷分析等環(huán)節(jié)實現(xiàn)精準控制。并且，先進封裝中所涉及的Bump（凸塊）、RDL（重布線）、Interposer（中介層）和 TSV（硅通孔）等工藝流程，均涉及前道工藝。因此對前道晶圓制造工藝的深度認知將成為先進封裝的技術底座。
同時，隨著算力需求呈現(xiàn)指數(shù)級增長，單一封裝技術已無法滿足從移動終端到超算中心的差異化場景需求，完整工藝平臺可滿足半導體產業(yè)的多維變革。
例如，在三維集成領域，需掌握TSV深孔刻蝕（深寬比>10:1）、混合鍵合及超薄晶圓處理等核心技術；在平面擴展方向，則需突破2μm線寬RDL重布線、翹曲控制等高密度扇出工藝；同時還需要光電共封裝（CPO）等異質集成能力。這種平臺化架構使封裝廠商能靈活迭代技術路線，快速響應市場需求，形成技術護城河。
因此，具有設計服務提供能力、能充分理解晶圓廠工藝、有完整工藝平臺的企業(yè)將更具有競爭力。
綜上所述，美國芯片制裁已成為推動中國半導體技術發(fā)展的催化劑，先進封裝將發(fā)揮越來越關鍵的作用。盡管這些制裁帶來了諸多挑戰(zhàn)，但也加速了中國在封裝技術上的自主創(chuàng)新和突破。這無論是在增強國家技術自主權，還是在應對未來技術挑戰(zhàn)方面，均具有深遠的戰(zhàn)略意義。在政策引導、市場驅動、技術創(chuàng)新的協(xié)同作用下，先進封裝有望成為國產AI芯片換道超車的核心引擎，為國產AI芯片提供了跨越制程鴻溝的戰(zhàn)略支點。